Триггеры

Определение триггера

Триггером называют логическую схему с положительной обратной связью, имеющую *два устойчивых состояния.*

Триггеры

Информационные входы триггера отождествляются с входными переменными и имеют следующие обозначения:

S (от английского ***Set*** **-** установка) - вход для асинхрон-ной установки триггера в состояние «1»(S - вход);

R (от английского ***Reset*** - сброс) - вход для асинхронной ус-тановки триггера в состояние «0» (R - вход);

Триггеры

По способу записи информации в триггер **-**этот признак характеризует способ записи информации и временную диаграмму работы триггера, т.е. определяет ход процесса записи информации в триггер. По этому признаку триггеры подразделяются на две группы:

а) асинхронные;

б) синхронные;

Триггеры



Асинхронный однотактный триггер

^S	^R	Q	^Q	Название
0	1	1	0	Установка 1
1	1	Q	^Q	Хранение
1	0	0	1	Установка 0
0	0	1	1	Запрет

Триггеры

RS-триггер на элементах «И-НЕ»

- Для такого триггера активным сигналом является уровень логического 0, а запрещенной комбинацией *Rt=St=0*, при которой состояние триггера будет неопределенным.

Триггеры

Асинхронные триггеры

Запись информации в ***асинхронный триггер*** осуществляется в произвольный момент времени непосредственно с поступлением информационного сигнала на один из установочных входов триггера.

Триггеры


$U_п$
$\bar{Q}$
Q
S
R
а)
$U_п$
$\bar{Q}$
Q
S
R
б)


Word Line
V_{DD}
P
P
N
N
N
N
Bit Line
True
Bit Line
Compliment
GND

Триггеры





Синхронный однотактный триггер



Триггеры

Синхронный двухтактный триггер



Триггеры


Триггеры
Нетактируемые RS - триггеры
Тактируемые триггеры
Одноступенчатые
Двухступенчатые
На элементах ИЛИ - НЕ
На элементах И - НЕ
Тактируемые RSC - триггеры
D - триггер
IK - триггеры
Счётный (T - триггер)

Синхровходы триггеров







Старое обозначение







RS-триггер

К555ТР2

Состояния триггера ТР.

Входы				Выход
/S1	/S2	/S	/R	Qn+1
1	1	1	1	Qn
0	1	0	1	1
1	0			
0	0			
1	1	1	0	0
0	1	0	0	1*
1	0			
0	0			



16 -питание;
8 -общий



Примечание: 1* - неустойчивое состояние, может не сохраняться после снятия "0" со входов /S и /R.

RS-триггер



Синхронный RS-триггер с динамическим управлением записью функционирует согласно сигналам, которые были на информационных входах S и R к моменту появления перепада на входе C.

D-триггер





Запись данных в триггер в момент положительного перепада тактового импульса.



14-питание;
7-общий

. Условное обозначение и цоколевка микросхемы ТМ2



D-триггер



4 -питание; 11 -общий.



5 - питание; 12 - общий.





JK-триггер


J
C
K
Q
Qs
Q̄s
C̄
&
1
2
3
4
5
6
7
8


TT
J
C
K
Q
Q̄


J
C
K
&
DD1.1
DD1.2
S
C
R
T
Q
Q̄
DD2
S
C
R
T
Q
Q̄
DD3
X
1
Y
DD4.1

JK-триггер





JK-триггер

К555ТВ1 Микросхема ТВ1 представляет собой универсальный двухступенчатый JK-триггер.





14-питание;
7-общий.

JK-триггер



Микросхемы

ТВ6 и ТВ9, ТВ10 и ТВ11 содержат по два JK-триггера с общим выводом питания





JK-триггер

ТВ14 и ТВ15 содержат по два комбинированных JK-триггера, которые запускаются положительным перепадом импульса синхронизации, т. е. вход С прямой динамический



14-питание; 7-общий





4-питание; 11-общий



16-питание; 8-общий

Триггеры микросхемы ТВ11 в отличие от триггеров микросхемы ТВ9 имеют две общие цепи управления: вход синхронизации /С и асинхронный вход сброса /R

Т-триггер









Т-триггер


S̄
&
DD1.1
&
DD1.2
&
DD1.5
Q
C
&
DD1.3
&
DD1.6
Q̄
&
DD1.4
R̄


S
T
C
R
Q
Q̄


U_C
T
0
t
U_Q
0
t
U_Q̄
0
t1
t2
t3
t

Регистры



16-питающий; 8 - общий для TM8 и TM9

Счетчики



Рис. 17. Двоичные счетчики на JK- (а) и D-триггерах (б)

Счетчики

Микросхема ИЕ1 представляет собой декадный делитель на 10





Счетчики

Микросхема ИЕ2 - это четырехразрядный двоично-десятичный счетчик





Счетчики

Микросхема. ИЕ4 - это четырехразрядный двоичный счетчик-делитель





5-питание; 10-общий

Счетчики

Микросхема ИЕ5 является четырехразрядным асинхронным счетчиком





5-питание; 10-общий

Счетчики

Микросхемы ИЕ6 и. ИЕ7 представляют собой четырехразрядные реверсивные счетчики с предварительной записью; первый из них - двоично-десятичный, а второй - двоичный







16-питание; 8-общий



Счетчики



Рис. 1.14.15

Счетчики



Рис. 18. Декада на JK-триггерах К155ТВ1 (а) и диаграмма ее работы (б)

Память (классификация)



Память (структура)

Рисунок 1: 'Структура запоминающего устройства'.



BD – буфер данных; DMS – дешифратор строк; DMC – дешифратор столбцов;
CU – блок управления; AS – адрес строки; AC – адрес столбца;
CS – выбор микросхемы; RW – сигнал чтения/записи; DI,DO – данные.

Память (МПЗУ)

Рисунок 2: 'Фрагмент матрицы интегрального ROM с диодами'.
A1
A2
An
1
1
0
1
0
0
0
1
Выход

Память (МПЗУ)


Рисунок 3: 'Фрагмент матрицы интегрального ROM с MOS-транзисторами'.
Ucc
Ш1
Ш2
Шn
1
1
0
1
В ы х о д

Память (РПЗУ)


Рисунок 4: 'Фрагмент схемы прожигаемого PROM в схемотехнике TTL'.
Ucc
1
0
1
0
1
1
0
1
ШВ1
ШВ2
ШВ32

Память (РПЗУ)

Рисунок 5: ‘Схемотехническая реализация одной из цепей PROM типа TTL’.



Память (РПЗУ с уф)



Память (РПЗУ флэш)

From Computer Desktop Encyclopedia
© 2005 The Computer Language Co. Inc.



Память (СОЗУ)


Рисунок 6: 'Схема статического триггерного запоминающего устройства'.
ЗЭ11
Ucc
T3
T4
T5
Q̄
Q
T6
T1
T2
ЗЭm1
ШВ1
ЗЭ1n
ЗЭmn
ШВn
ШО1
Ш1 1
ШОm
Ш1 m

Память (ДОЗУ)

Рисунок 8: 'Фрагмент схемы ЗУ с однотранзисторными элементами'.



Память (ДОЗУ)

Рисунок 9: 'Структура одноразрядной LSI динамического ЗУ'.



Память (DDR)


DDR-400 SDRAM
Memory Cell
Array
200 MHz
I/O
Buffers
200 MHz
Data Bus
400 MHz effective

Память (DDR2)


DDR2-800 SDRAM
Memory Cell
Array
200 MHz
I/O
Buffers
400 MHz
Data Bus
800 MHz effective

Память (DDR3)


DDR3-1600 SDRAM
Memory Cell
Array
200 MHz
I/O
Buffers
800 MHz
Data Bus
1600 MHz effective

Память (SDR – DDR3)



Память (DDR4)


Bank group 0
8N
Memory array (100-266MHz)
Memory array (100-266MHz)
Memory array (100-266MHz)
Memory array (100-266MHz)
MUX
8N
Memory array (100-266MHz)
Memory array (100-266MHz)
Memory array (100-266MHz)
Memory array (100-266MHz)
MUX
Bank group 1
MUX
DDR4
I/O (667-1600MHz)
1333-3200Mbps

Память (DDR4)

DDR4 vs DDR3

Enhancement	Features	DDR4	DDR3
Performance & Scalability	Transfer Rates	1600MT/s-3200MT/s+	800MT/s-2133MT/s
	Memory Denisty	2Gb-16Gb	512Mb-8Gb
	Internal Banks	16	8
	Bank groups	4	0
	Row Size	0.5K-2K	1K-2K
Power Efficiency	Supply Voltage	1.2V	1.5V
	Signaling Interface	POD with VDDQ termination	SSTL w/ center tapped term.
	Separate VPP Voltage Rail	External VPP supply (2.5V)	On die charge pump
	CAS to Address Latency Mode	Programmable	Fixed
Reliability Accessibility & Serviceability	DRAM Parity	Yes	No
	Register Parity Check	Yes	No
	CRC	Write Only	No
	Mode Register	Read/Write	Write Only
	Boundary Scan	Yes	No

Память

- Внешний вид типичных модулей памяти DDR3 (сверху) и DDR2 (снизу)

Память



модули памяти DDR3 (голубой/розовый) и DDR2 зелёный/оранжевый

Память



«Пролетная» (fly-by) архитектура передачи сигналов в модулях памяти DDR3 с применением внешнего терминирования сигналов (резистором, расположенным на модуле памяти)

Память





Регулировка уровня чтения/записи (read/write leveling) в модулях памяти DDR3

Память

	DDR	DDR2	DDR3
Номинальная скорость	100-400	400-800	800-1600
Электр. напряжение	2.5v +/- 0.1V	1.8V +/- 0.1V	1.5V +/- 0.075V
Внутр. блоки	4	4	8
Termination	ограничено	ограничено	все DQ сигналы
Топология	TSOP	TSOP or Fly-by	Fly-by
Управление	-	OCD калибровка	Самокалибровка с ZQ

Память

- CAS Latency (CAS) - задержка в тактах между подачей сигнала CAS и непосредственно выдачей данных из соответствующей ячейки. Одна из важнейших характеристик любого модуля памяти;
- RAS to CAS Delay (tRCD) - количество тактов шины памяти, которые должны пройти после подачи сигнала RAS до того, как можно будет подать сигнал CAS;

Память

- Row Precharge (tRP) - время закрытия страницы памяти в пределах одного банка, тратящееся на его перезарядку;
- Activate to Precharge (tRAS) - время активности строба. Минимальное количество циклов между командой активации (RAS) и командой подзарядки (Precharge), которой заканчивается работа с этой строкой, или закрытия одного и того же банка.

"2-2-2-5" или "3-4-4-7", можете не сомневаться, это упомянутые выше параметры: CAS-tRCD-tRP-tRAS.

Память

Тип	Частота шины	Скорость передачи данных	Тайминги	Заметки
PC3200	200	400	2.5-3-3-8	Широко используемые DDR
PC2-5300	333	667	5-5-5-15	Широко используемые DDR2
PC3-18000	1125	18000	9-11-9-27	DDR3